作者
张之栋
“芯”无远虑，必有近忧。
责编丨查攸吟
编辑丨别致
随着智能化、电动化等“新四化”概念的深入人心，智能驾驶芯片的赛道也伴随着新能源汽车市场的火热，变得倍受关注起来。
顾名思义，智能驾驶芯片便是用于车辆智能驾驶的基础硬件，哪怕是更高等级的自动驾驶，也离不开智能驾驶芯片算力的支持。
一方面是国内自研芯片情绪的日益高涨，另一方面是指数增长的市场需求，双重作用下，国内智能驾驶芯片的赛道终究涌现出了一批优秀的玩家：华为、地平线、芯驰科技、寒武纪、黑芝麻……
尽管与英伟达、Mobileye、高通等国外芯片巨头相比，国内的玩家有着这样或那样的不足，但随着资本的押注、政策的鼓励，以及自身芯片技术的迭代更新，地平线、芯驰科技等芯片供应商们，也都进化出了属于自己的特点。
或追求更高算力，或追求更低功耗，亦或是从一开始便做了软件工具链的配套……
华为、地平线等芯片供应商，用自己的方式在国外芯片巨头的围追堵截下，寻到了一条“自力更生”的出路。只不过，当面对新的挑战来临，它们是否还能保持初心，像曾经一样“杀”出突围？
01
智能驾驶芯片知多少？
自上而下的看，根据功能不同，汽车芯片往往会被分成计算及控制芯片（CPU、GPU、FPGA、ASIC、MCU等）、功率转换芯片、传感芯片、存储芯片、通信芯片等多种类型。而智能驾驶芯片就属于其中的计算及控制芯片的类别。
具体而言，智能驾驶芯片往往会有两种呈现形式，一种是ASIC的独立芯片，另外一种则是集成化的SoC（System on Chip，系统级芯片）。
智能驾驶ASIC指的便是针对特定智能驾驶算法，专门设计的专用芯片。而智能驾驶SoC芯片，则是以确定系统功能为目标，将CPU、GPU、以及专门设计的ASIC等模块集成在一起的芯片。
事实上，与传统的分立芯片相比，SoC在性能和功耗等方面往往更具优势， 所以各大智能驾驶芯片厂商们，也更倾向于这样一种技术路线。只不过在涉及到芯片内部的具体架构时，又会各有偏重。
据了解，目前主流的智能驾驶SoC芯片架构有3种，分别是CPU＋FPGA、CPU＋GPU＋ASIC、CPU＋ASIC。
其中令人比较陌生的FPGA，又被叫做现场可编程逻辑门阵列，是一种可以根据具体算法随时调整硬件架构的芯片。所以像Waymo、百度Appllo等这种经常快速迭代智能驾驶算法的公司，就选用的CPU＋FPGA架构的智能驾驶芯片。
当然，另外两种架构也有玩家在做，比如英伟达的Xavier、特斯拉的FSD，采用的是CPU＋GPU＋ASIC的架构；而Mobieye EyeQ5、地平线的征程采用的则是CPU＋ASIC。
大同小异，这3种架构却是都离不开“ASIC”专用设计的一环，哪怕是FPGA，其所发挥的功能也与ASIC类似，都是对于特定AI算法进行加速设计。而且就区分度而言，智能驾驶芯片的“ASIC”模块，妥妥地站定了C位。
就比如英伟达Xavier的ASIC模块便是根据“DLA深度学习＋PVA视觉加速器”进行了特定设计，而特斯拉则是以“NPU深度神经网络”的加速为主。
事实上，智能驾驶芯片采用相关的专用设计，无外乎就是为了提升算力、增加数据传输速度、拓展数据带宽等。毕竟人们在衡量一款智能驾驶芯片时，往往就会从这几个方面入手。
只不过话又说回来，对于一家智能芯片公司来说，其核心竞争力就只会体现在单一芯片的性能如何吗？恐怕并不尽然。
